文章编号:1000-582X(2007)10-0065-04

# DSP + FPGA 的 DBF 基带系统设计

# 谢礼莹 ,曾 浩

(重庆大学通信工程学院 重庆 400030)

摘 要 数字波束合成(DBF)数据基带系统设计中,为了实现实时数据传输和处理功能,需要合理 利用各种现代电子开发工具。DSP 实现数据运算方便,而 FPGA 则可以达到较高速度,利用二者各自优 势,在 DSP 中,首先进行波达方向估计,并用直接矩阵求逆算法计算权值;而在 FPGA 中,则完成输入数 据的缓存和加权求和,从而实现系统功能。实验结果表明,该方法可以实现波达方向估计,权值求解,加 权求和功能,并满足实时性要求。

关键词 数字波束合成 数字信号处理 阵列信号处理 中图分类号 :TN911.7 文献林

文献标志码 :A

数字波束合成是采用阵列天线同时接收多路信 号,由于各个阵元接收信号具有不同的波程差,通过对 每路信号进行复数加权,校正这种差别,从而提高系统 输出信噪比<sup>[1-2]</sup>。DBF 系统包括天线阵、信道变频和 基带信号处理3个部分,这里仅涉及基带信号处理部 分。以往一些DBF 系统实现方案一般仅使用DSP 或 FPGA<sup>[34]</sup>,然而,FPGA 和 DSP 各自具有不同的特点。 FPGA 速度很快但实现运算较难;DSP 实现运算简单, 但速度受限。根据 DBF 理论分析,合理利用 FPGA 和 DSP 的各自优势,可以更为容易实现 DBF,满足实时 要求。

1 设计方案

对于只存在一个期望信号的情况,用图1 描述其 结构。图中,信号ƒ(t)为复基带信号,具有同相和正交 2 个分量,权值 w 也用复数表示,而输出则是实数。由 于是数字处理,所以信号首先要数字化。N 个阵元构 成的阵列接收信号 x 是一个 N ×1 维的矢量,它包含 3 个分量,即期望信号ƒ,J 个干扰信号 s<sub>j</sub> 和噪声信号



图1 系统原理图

*n*。其数学表达式为

$$\boldsymbol{x} = f\boldsymbol{v}(\boldsymbol{\theta}_{\mathrm{T}}) + \sum_{j=1}^{J} s_{j}\boldsymbol{v}(\boldsymbol{\theta}_{j}) + \boldsymbol{n} , \qquad (1)$$

其中: $\theta_{T}$ 为期望信号波达方向(Direction of Arriral, DOA) $\theta_{j}$ 为干扰信号 DOA, 而  $v(\theta_{j})$ 则是信号对应的 方向矢量, 它由阵列几何结构和信号 DOA 决定。由于 阵列输出为接收信号的复数加权,则

$$\mathbf{y} = w^{\mathrm{H}} \mathbf{x} , \qquad (2)$$

根据最小均方误差准则,最优权矢量解就是维纳 解<sup>[5]</sup> 其表达式为

$$\boldsymbol{w}_{\text{opt}}^{\text{H}} = \frac{\boldsymbol{v}^{\text{H}}(\boldsymbol{\theta}_{\text{T}})\boldsymbol{R}_{x}^{-1}}{\boldsymbol{v}^{\text{H}}(\boldsymbol{\theta}_{\text{T}})\boldsymbol{R}_{x}^{-1}\boldsymbol{v}(\boldsymbol{\theta}_{\text{T}})}^{\circ}$$
(3)

基金项目 重庆市自然科学基金资助项目(2007BB2162)

收稿日期 2007-06-12

作者简介 :谢礼莹(1967-),女 重庆大学讲师,硕士,主要研究方向为无线通信技术(Tel)023-60796953; (E-mail)xly@ccee.cqu.edu.cn。

其中 H 表示共轭转置。从最优解的表达式可以看出, 由于协方差矩阵 **R**<sub>x</sub> 可以通过多次快拍估计,而阵列几 何结构是固定的可测值,所以,只有期望信号 DOA 是 未知量。只要正确估计出期望信号的 DOA,就可以进 行波束合成。

根据以上分析,系统信号处理包括3个部分,一是 信号采集,得到 K 次快拍,从而估计出信号协方差矩 阵及其逆阵;二是 DOA 估计,从而确定最优权矢量解; 三是利用权矢量进行信号加权,得到阵列输出。系统 采用直接矩阵求逆(DMI)自适应算法,如果采样周期 为 T<sub>s</sub>,则权值更新周期最短为 KT<sub>s</sub>。为了有效完成这 些功能,硬件设计利用 FPGA 和 DSP 的各自不同优势, 在两者间合理分配任务。对于实时性要求较高的加权 输出,在 FPGA 中实现,而对于运算复杂的协方差矩阵 估计、DOA 估计和权值求解,则在 DSP 中完成。FPGA 和 DSP 之间通过空间扩展方式进行硬件连接,完成相 互间的数据交换。FPGA 需要把 ADC 得到的快拍传 给 DSP ,而 DSP 则需要把最优权矢量解给 FPGA。因 此,系统硬件结构如图 2 所示。





#### 2 信号采集

信号在通过信道正交解调后是多路信号,每个快 拍必须同时采样。而采样速率取决于 DBF 输出后级 处理系统的需求,通常是根据奈奎斯特采样定理进行, 并保留一定余量。采样时钟,通过 FPGA 中的锁相环 得到。ADC 的数据在 FPGA 中,一方面进行加权求 和,产生输出结果,另一方面由于权值求解需要多个快 拍,所以 FPGA 还需要对连续采样得到的 *K* 个快拍进 行缓冲,并传递给 DSP。

由于基带信号是复数,FPGA 中需要建立一个容 量为 2*NK* 的双口 RAM 把*K* 个快拍存储在其中,这个 双口 RAM 作为 DSP 的扩展空间。对于不同系列的 DSP 扩展空间不同。当*K* 个数据存放完成后,FPGA 把中断信号传递给 DSP ,使 DSP 产生外部中断。DSP 对应的中断服务程序的功能则是把双口 RAM 中的 *K*  个快拍读入 DSP,并进行相应的后续处理,即进行协方 差矩阵估计、期望信号 DOA 估计和权值求解。DSP 从 FPGA 搬移大量数据时,可以采用 DMA 方式。由于协 方差矩阵是进行 DOA 估计和权值求解的前提,所以, DSP 首先利用式(4)得到估计的协方差矩阵

$$\boldsymbol{R}_{x} = \frac{1}{K} \sum_{k=1}^{K} \boldsymbol{x}(k) \boldsymbol{x}^{\mathrm{H}}(k)_{\mathrm{o}} \qquad (4)$$

整个过程中,FPGA和DSP的硬件连接并不复杂, FPGA中双口RAM的建立用程序也不难实现,难点在 于FPGA传递数据给DSP时的数据格式。一方面, DSP需要通过结构体把同相和正交两路数据组合成为 复数;另一方面,ADC转换后的数据常常是无符号整 型数,而DSP处理的时候,需要使用有符号整型数或 者是浮点数。所以DSP或者FPGA首先要对数据格式 进行转换。由于权值求解中需要运用大量三角函数, DSP如果采用浮点型数程序实现更为简单,但会耗费 更多资源,速度会降低;如果采用有符号整型数,则必 须考虑把程序中用到的浮点数转换为整型数,而且同 时考虑溢出问题,较为复杂。

#### 3 权值求解

DSP 在得到阵列协方差矩阵后,进行 DOA 估计和 权值求解。对于一个自适应 DBF 系统,采用 DMI 算 法,通过把 DOA 估计值代入式(3)得到权值<sup>[6]</sup>。如果 目标是快速移动的,则权值更新的速度必须足够快,从 而使期望信号一直在主瓣半功率带宽内,此时需要使 用多个高速 DSP 并行处理;如果目标是缓慢移动或者 间隙移动的,可以考虑采用一般性能的 DSP。

DOA 估计方法通常可以分为 3 种<sup>[7]</sup>,传统方法、 特征空间方法和参数法。传统方法如 Bartlett 法,实现 简单,但性能较差。参数法性能最好,但实现也最复 杂。特征空间方法则是一种折中方案。通常,DOA 估 计是对一个空间谱函数进行搜索,这个函数中,惟一自 变量就是信号的 DOA。谱峰对应各个信号和干扰 DOA。对于线阵,是一维的,对于平面阵,则是二维的。 以均匀线阵中 Bartlett 法为例,其空间谱函数为

$$P(\theta) = \frac{v^{H}(\theta)Rv(\theta)}{v^{H}(\theta)v(\theta)}, \qquad (5)$$

在 DSP 软件中,定义  $u = \cos\theta$ ,由于  $0 \le \theta < \pi$ ,所 以,DOA 搜索范围为[-1,1]。实物系统选择 N = 8 均 匀线阵,期望信号垂直入射阵列,无干扰信号,其程序 代码如下:



```
pmax = p[ i ];
```

}

}

把程序运行得到的空间谱用 CCS 图形观察工具 显示 ,如图 3。再用数值观察工具得知 μ 为 0 时 ,空间 谱具有最大值 8.7。



图 3 DOA 估计的空间谱

## 4 加权输出

通过 DOA 估计,把估计值代入式(3),可以求得 最优权矢量,但该矢量是复数,其实部和虚部都是浮点 数。为了在 FPGA 中顺利进行加权求和,DSP 要把浮 点数表示为定点数,即用二进制原码表示。在 DSP 中,一个十进制浮点数 q 用 32 比特表示,每个比特对 应于如下参数

$$(q)_{10} = (-1)^s \times 2^{e-127} \times (1.f)_{\circ}$$
 (6)

第 31 比特代表符号位 *s*,第 23 ~ 30 比特代表指数 位 *e*,而第 0 ~ 22 比特代表有效数据 *f*。数据转换后定 点数的位数由 ADC 位数决定,可以用有限字长效应分 析。而符号位是否保留,则要根据 ADC 转换后的数据 格式来确定。

在 FPGA 中,需要建立一个用于存放权值的 RAM,这个 RAM 同样是 DSP 的外部扩展空间。DSP 通过相应地址和数据线以及空间选择控制,把权值传 递给 FPGA。由于 DSP 在不断重复 DOA 估计和权值 求解过程,则 FPGA 中的权矢量也在不断更新,从而保 证自适应的要求。由于阵列阵元数为 N,又是复数运 算,则一个复数乘法器需要 4N 个实数乘法器。乘法 器输入分别是权和 ADC 的采样快拍。各个通道相乘 结果再相加,得到一个复数的值,实部是同相分量,虚 部是正交分量。

## 5 结 语

基于 DSP 和 FPGA 组合结构的 DBF 基带系统,充分利用了 DSP 和 FPGA 各自优势,共同实现了系统功

能,满足实时性要求。即使在针对相关干扰、宽带信号 等各种特殊情况下,虽然权值求解算法更为复杂,但这 里介绍的 DSP 和 FPGA 相结合的基带系统结构,同样 适合。

### 参考文献:

- [1] 王洋,陈建文. DSP 在卫星测控多波束系统中的应 用[J]. 电讯技术,2005,4(1):155-158.
- [2] HAMID KRIM. Two decades of array signal processing research[ J ]. IEEE Signal Processing Magazine, 1996, 13(4):67-94.

- [3] 程伟, 左继章, 许悦雷.数字波束形成器的 FPGA 实现[].现代雷达, 2003, 25(5): 34-36.
- [4] 盛卫星,崔君军,管蓓.基于 ADSPTS201 S 的 DBF 处理 器的设计与实现[J].现代雷达,2005,27(8):55-58.
- [5] 张贤达,保铮.通信信号处理[M].北京:国防工业出版社,2002:345-351.
- [6] VENN D B , BUCKLEY K M. Beamforming : a versatile approach to spatial filtering J J. IEEE Signal Processing Magazine , 1988 , 5(2):4-24.
- [7] VAN TREES. Optimum array processing M]. New York : Wiley , 2002 :621-666.

# Baseband System Design of DBF with DSP + FPGA

# XIE Li-ying , ZENG Hao

( College of Communications Engineering , Chongqing University , Chongqing 400030 China )

Abstract In the design process of digital beam forming(DBF) system, all kinds of modern electronic develop tools should be used in order to make the system operates in real time. DSP and FPGA have different characters in hardware and software functions. The former is fit for computing and the latter has high speed in data processing. DSP estimates the direction of arrival of signal and computes the weigh. FPGA buffs the input data and calculates the added result with weigh. Because of the advantages of DSP and FPGA, the system can operate in real time with functions of direction of arrival estimating, weigh value and added result computing.

Key words :digital beamforming ; digital signal processor ; array signal processing

(编辑 张 苹)