

文章编号:1000-582X(2005)02-0012-04

基于 USB 2.0 的心电图数据采集仪器研究*

焦志锋,季忠,秦树人,赵玲
(重庆大学机械工程学院 测试中心,重庆 400030)

摘要:论述了基于 USB 2.0 协议传输心电图数据的采集系统的设计,详细地阐述了系统的实现原理。利用 AD73360 模数转换芯片实现对标准 12 导联心电信号的同步采集,分辨率为到 16 位。利用 EZ-USB FX-2 作为 USB 接口器件,能够方便快速地向主机传送数据,并且允许一个主机控制多个采集系统;鉴于 DSP 在数字信号处理方面的潜力,系统采用 ADSP-2181 作为控制器。

关键词:USB 2.0;心电图;数据采集

中图分类号:O174.2

文献标识码:A

心电是生物体各种电活动中较强的一种,在体表可达 mV 级,具有低频交变特性。心电图(Electrocardiogram—ECG)是对心脏产生的体表电活动的记录,通过安放在指定位置的体表电极采集,其特征为 6 个以字母排序的波峰和波谷,依次对应 P、Q、R、S、T 和 U。如果心脏的传导系统发生障碍或某部分心肌发生病变,心电活动的变化能正确及时地反映在心电图上,表现为各个波形的异常变化和进行性演变过程。心电测试的理论发展比较早,也相对完善,由标准的 12 导联心电信号可以诊断大部分的心脏疾病。对于心电采集的设备也有相对实用的电路,其结构大多是由前置放大级、带通滤波、程控放大、模数转换和主机接口等几部分组成^[1],由于 USB 2.0 协议的出现,以 USB(Universal Serial Bus)设备作为与主机通信的接口,使得数据的传输更简单方便并且更迅捷,并赋予模数转换更大的灵活性,同时对控制器也提出了较高的要求。

1 USB 2.0 协议

USB 以其方便的即插即用和热插拔特性以及较高的传输速度,在推出之后得到了迅速发展。2000 年 4 月,Compaq、Intel、Microsoft 等公司联合推出通用串行总线(Universal Serial Bus)新规范 USB 2.0,这种新规范增加了总线的传输速率,USB 1.1 支持的最大传输速率为 12 Mbps,而 USB 2.0 增加了一种全新速率 480 Mbps,称为高速 USB,传输速度提高了 40 倍,从而大大扩展了应用范围。2001 年 6 月,Compaq、Intel、NEC 等联合推出了适应 USB 2.0 的新的主控制器接

口规范,即增强型主控制器接口 EHCI(Enhanced Host Controller Interface)。

2 基于 EZ-USB FX-2 的心电信号数据采集系统设计

ECG 信号频率范围为 0.01 ~ 250 Hz(标准临床应用 ECG 带宽为 0.05 ~ 100 Hz),体表电压为 0 ~ 4 mV 左右。特征频率低、变化缓、信号弱。记录的条件是信号来自活体,信号源阻抗较高,常伴随着较强的背景噪声和干扰^[1-2]。基本要求有:

1) 高增益——心电放大器的电压增益,一般在 80 dB ~ 120 dB 之间。

2) 高共模抑制比——心电放大器必须具有好的抗干扰能力,一般需要有 60 dB 以上的 CMRR。

3) 高输入阻抗——一般不小于 2 MΩ,有的可达 100 MΩ,否则所测信号会产生很大误差,同时也会降低整机的抗干扰能力。

4) 低噪声——若心电放大器本身噪声较高,可能会将有用的微弱信号淹没。心电放大器输入噪声在 μV 级。

5) 低漂移——漂移经中间级和功率级放大,会影响记录,因此要求前置放大器因温度引起的零点漂移尽可能小。

6) 高安全性。

7) 宽的线性工作范围等。

本仪器的结构框图如图 1 所示:

系统的主要器件及接口如下:

* 收稿日期:2004-08-30

基金项目:重庆市科委重点攻关项目(7238);重庆市自然科学基金项目(渝科发技字[2004]55号)

作者简介:焦志锋(1978-),男,河北人,重庆大学硕士研究生,研究方向为智能测试与虚拟仪器技术。




图1 基于USB2.0的心电信号数据采集系统结构框图

2.1 EZ-USB FX-2 芯片

数据采集仪器的USB 2.0收发器采用了Cypress公司的EZ-USB FX2系列的CY7C68013芯片作为USB外部设备的主控芯片^[3]。FX-2内部集成了一个增强的8051内核,控制功能更强大;具有内置的串行接口引擎(SIE—Serial Interface Engine),用硬件完成大部分USB协议的处理。利用GPIF(General Programmable Interface)和FIFO可以实现高带宽外围设备之间的逻辑连接,并进行高速数据传输。

2.2 模数转换芯片 AD73360

根据心电信号的频率范围以及对标准的12导联信号同步采样并且16位精度的要求,本仪器的模数转换部分采用两片ADI的AD73360 R-28^[4],该芯片有6个彼此相对独立的16位A/D转换通道,每个通道对频率低于4 kHz的信号有77 dB的信噪比,并且有一个可以设置增益范围为0~38 dB的PGA(Programmable Gain Amplifier)。具有片上参考电压,并可以在3 V和5 V下工作。采样频率可以根据主控机时钟频率设定为64 kHz、32 kHz、16 kHz、8 kHz,串口保证一个或多个AD73360可以容易地实现和主控机通讯。

2.3 主控制器 ADSP-2181

DSP的哈佛结构总线、支持流水线操作和专用的硬件乘法器等独特特性使DSP较单片机更适用于数字信号处理。该仪器采用ADI的ADSP-2100系列的ADSP-2181BS-133作为控制器^[5-6],ADSP-2181是专门优化设计用于数字信号处理和其它高速数值处理装置,其整合了ADSP-2100系列标准结构:3个独立的功能完备的计算单元:算术/逻辑单元(ALU)、乘法/累加器(MAC)和桶状移位器;2个独立数据地址产生器(DAG);程序控制器。另外还有两个提供带有硬件数据压扩部件的完整的串行接口,16位的IDMA接口具有多路复用的地址和数据总线,支持24位宽的程序存储器,1字节的BDMA(Byte DMA)接口可以对内部存储器进行有效的数据传送,1个可编程定时器/计时器,扩展的中断能力,80 K片内存储器,设定为16 K程序存储器和16 K数据存储。此外ADSP-2181支持新的指令,包括位操作——置位、位清零、位触发及位测试等,新的ALU常量,新的乘法指令(x^2),有偏圆整,结果可直接用于ALU操作, I/O存储器传输,全局中断屏蔽。ADSP-2181这些灵活的结构和全面的指令集允许并行地处理多重指令。

2.4 控制器与ADC和FX-2的联接

为了能够对标准的12导联ECG信号同时采集^[3-5],本仪器采用两片AD73360层叠(Cascaded)的形式。AD73360与DSP装置的连接有两种形式:间接耦合非帧同步反馈(Indirectly Coupled or Nonframe Sync Loop-Back)和直接耦合帧同步反馈(Directly Coupled or Frame Sync Loop-Back),本系统采用后一种形式。一个AD73360和ADSP-2181相连时,SCLK、SDO、SDOFS、SDI和SDIFS分别连接至DSP的SCLK、DR、RFS、DT和TFS。SE引脚可以由FLO-2来控制;RESET引脚可以连接到系统硬件复位结构或者一个专用的控制链。两个AD73360连接时,只要将SDO和SDOFS以环链形式连接到下一个ADC的SDI和SDIFS即可,最后一个AD73360的SDO和SDOFS连接到DSP的相应引脚,以完成层叠。所有ADC的SE和RESET通过与MCLK同步的信号反馈。只有一个AD73360的SCLK需要连接到DSP上,保证所有AD73360在同样的时钟频率和相位下运行。

在层叠模式下,控制寄存器A包含3位空间(DC0-2)在编程状态下被DSP设定为一个二进制值,比ADC的个数小1,最大为111这里为001,以使每个ADC知道层叠的ADC的个数,以保证正确输出数据。由于每个ADC知道层叠的ADC个数,所以应该有足够多的时钟周期以使所有其他ADC在开始传送下一个通道的数据之前可以送出一个通道的结果。ADC1#将在16个时钟周期内传送通道1的结果到ADC2#,与此同时ADC2#传送它的通道1的结果到DSP中。然后,ADC1#在不传送任何数据时,空闲16个时钟周期,以使ADC2#传送ADC1#的通道1的数据到DSP。还要加上一个额外的时钟周期以使下一个通道的数据在SDOFS脉冲的下降沿传送。同时任何情况下都要保证所有ADC的相同通道上电。两个AD73360层叠下的时序如图2。




图2 两个AD73360层叠的时序

FX-2与控制器之间的连接利用ADSP-2181的IDMA(内部直接读取存储器)接口和FX2的GPIF实现。IDMA支持主机系统引导或者实时访问,其特性允许继续前台过程同时,幕后和内存交换数据。GPIF起控制作用,其核心是一个可编程状态机,最多可以产生6个“control”输出和9个“address”输出以及接收6个外部和两个内部“ready”输入。可以由用户定义波形描述符产生需要的波形控制外围设备的工作,这里需要产生利用CTL产生XIA相应的脉冲信号与IRD、IRW、IS、IACLK和IAL连作为IDMA的控制信号;而FD

- [4] Six-Input Channel Analog Front End—AD73360[EB/OL]. Analog Device, Inc., 2000, www.analog.com, 2003 - 12 - 14.
- [5] ADSP2100 Family User's Manual[EB/OL]. Analog Devices, Inc., 1993, www.analog.com, 2003 - 12 - 14
- [6] DSP Microcomputer—ADSP—2181[EB/OL]. Analog Device, Inc., 1996, www.analog.com, 2003 - 12 - 14.
- [7] 吴敏渊, 金伟正, 胡志雄. ADSP 系列数字信号处理器原理[M]. 北京: 电子工业出版社, 2002.

ECG Signal Acquisition Instrument Based on USB 2.0

JIAO Zhi-feng, JI Zhong, ZHAO Ling, QIN Shu-ren

(Test Center, College of Mechanical Engineering, Chongqing University, Chongqing 400030, China)

Abstract: An electrocardiogram (ECG) is an essential way for diagnosing the heart disease, and the test theories and systems work well with the practice application, whereas, as new technologies and devices come forth one after another, it allow us to acquire the ECG data more conveniently, more accurately, more comprehensively. The authors discuss the design of ECG data acquisition system based on the USB 2.0 protocol, and expatiates the system principle in detail. The system employs two AD73360 to sample the standard 12-lead signal simultaneously, which has a resolution of 16-bit. They utilize EZ-USB FX-2 as the USB interface device, which can transfer the data conveniently and quickly, and also permit the configuration of multi-system controlled by just one host. Considering the DSP as a powerful tool in the field of digital signal processing, ADSP-2181 has been chosen.

Key words: USB 2.0; ECG; data acquisition

(编辑 张小强)

(上接第4页)

Surface Treatment and Coating Technologies on Gears

QIAN Wen-fu¹, CAO Xing-jin¹, LU Long¹, HUANG Nan², SUN Hong², LENG Yong-xiang²

(1. State Key Laboratory of Mechanical Transmission, Chongqing University, Chongqing 400030, China;

2. Key Lab for Advanced Materials Technology of Chinese Education Ministry, Southwest Jiaotong University, Chengdu 610000, China)

Abstract: TiN and C:N coatings are made on 20CrMo gears by PVD (Physical Vapour Deposition) technology and DFAD (Direct current Filtered Arc Deposition) technology. Then the authors puts forward the test rig, working under the conditions of 1 800 rpm, 12 N·m for 50 h, and the observations by body-microscope show that reducing wear and anti-wearing performance greatly enhanced when C:N film is used, TiN coatings can however, because the hardness of gears is evidently decreased when coating was processing. Direct current Filtered Arc Deposition (DFAD) technology are used on gears to improve the performance of reducing wear and anti-wearing.

Key words: PVD; DFAD; surface of gears; reduce wear and anti-wear

(编辑 成孝义)