用高密度可编程逻辑器件实现参数化FIR滤波器
CSTR:
作者:
作者单位:

作者简介:

通讯作者:

中图分类号:

TN713.7

基金项目:


Implementation of FIR Filter Using High Density Programmable Logic Device
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    从提高FIR滤波器的处理速度出发,在传统结构的基础上导出减少乘、加次数的优化结构,并利用FLEX器件系列中的查找表LUT结构构成向量乘、加运算,提高滤波器的工作速度并节省器件资源。最后,利用Altera公司的MAX PLUSII软件进行了并、串FIR滤波器的逻辑设计,达到了硬件实现参数化FIR滤波器的目的。

    Abstract:

    In order to accelerate the working speed of a FIR filter, the structure-optimized FIR filter, which includes a vector-multiplication that can efficiently reduce the numbers of multiplication and addition of tradition structure, has been deduced .The vector-multiplication can be realized easily by means of the LUT in HDPLD FLEX10K. Using development software of MAX+PLUS II, both parallel and serial parameteized FIR filter have been designed.

    参考文献
    相似文献
    引证文献
引用本文

唐治德 刘敏 等.用高密度可编程逻辑器件实现参数化FIR滤波器[J].重庆大学学报,2002,25(3):72-74.

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:
  • 最后修改日期:2001-12-15
  • 录用日期:
  • 在线发布日期:
  • 出版日期:
文章二维码