FFT处理器的高密度可编逻辑器件实现
作者:
作者单位:

作者简介:

通讯作者:

中图分类号:

TN492 TN911.72

基金项目:


Complex Programmable Logic Devices Implementation of FFT Processor
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    为了提高快速离散傅立叶变换(FFT)的处理速度,研究了一种宜于高密度可编逻辑器件(CLPD)实现FFT处理器的硬件结构,并利用CPLDFLEX10K设计和实现了128点FFT单片处理器,系统的仿真表明,该处理器运算结果正确,在系统时钟频率为20MHz时,128点复数FFT处理器的计算时间小于230us。研究表明:CPLD与FFT的结合将提高FFT的处理速度,从而使FFT的应用更加广泛。

    Abstract:

    In order to accelerate the working speed of a FFT processor, this paper presents a hardware structure of a FFT processor, which is suitable for CPLD , and the 128-point FFT single-chip processor is realized by means of FLEX10K CPLD and MAX+PLUS II software. The calculation time of the processor is less than 230uS. The research proves that the combination of CPLD and FFT increases the working speed of FFT processors and raise the level of application .

    参考文献
    相似文献
    引证文献
引用本文

唐治德 姚玉坤 等. FFT处理器的高密度可编逻辑器件实现[J].重庆大学学报,2001,24(3):80-82.

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:
  • 最后修改日期:2000-08-30
  • 录用日期:
  • 在线发布日期:
  • 出版日期: